終段をFETにすることに変更して,さらに細かくブロック図を書いてみた. 既知の問題点 受信と送信の局発 受信と送信の両方にDBMが存在し,同じ局発を共有している. こいつらはアイソレーションを取る必要があるのか?つまり直結でいいのか,アンプなどのバ…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。